Katalog Vědecké knihovny v Olomouci -- Počítačový systém Computer system -- OLA001 290956

Katalog Vědecké knihovny v Olomouci, báze SVK06, záznam 000290956

Navigace: http://aleph.vkol.cz/pub / svk06 / 00029xxxx / 0002909xx / 000290956.htm

Chcete-li získat tento dokument, vstupte přímo do katalogu.
If you want to get more information about the document, enter the online catalog.

Formát	BK
Návěští	-----nam--22--------450-
Identif.č.záznamu	upv000290956
Datum+čas posl.zpr.	20031107
Všeob.údaje zprac.	19951123d2002----km-y0czey0103----ba
Jazyk popisné jedn.	cze
Země vydání dokum.	CZ
Název a odpovědnost	Počítačový systém Computer system
Nakladatelské údaje	Praha Úřad průmyslového vlastnictví 2002
Obecné poznámky	Datum oznámení zápisu: 19941130
Obecné poznámky	Datum podání přihlášky: 19951123
Obecné poznámky	Datum zveřejnění přihlášky: 20021113
Obecné poznámky	Právo přednosti: US 1994/351194
Obecné poznámky	Číslo přihlášky: 1997-1560
Anotace, referát	A peripheral controller interconnect/industry standard architecture (PCI/ISA) bridge chip (34)(hereinafter bridge) is coupled between a first bus (30), preferably the PCI bus a second bus (32), preferably ISA bus (32) in a computer system. A PCI master (42) in the system asserts address and address parity information on the PCI bus (30) to initiate a master-slave transaction over the PCI bus. The bridge (34) includes logic (60) for comparing the address and the address parity information and generating an address parity error signal when there is an address parity error. The bridge (34) also includes a PCI slave (40) that receives the address parity error signal and generates a target-abort signal in response if the PCI slave (40) has already claimed the address by asserting a device select signal. The bridge (34) also includes logic that prevents the target-abort signal from propagating to the PCI bus (30) whenever this logic receives both the address parity error signal and the device select signal. This allows the master to perform a master-abort and prevents the PCI slave (40) on the bridge from performing a target-abort when there is an address parity error. eng
Anotace, referát	Můstkový čip (34) PCI/ISA (dále můstek) je připojen mezi první sběrnici (30), přednostně PCI sběrnici, a druhou sběrnici (32), přednostně ISA sběrnici, v počítačovém systému. PCI master (42) v systému aktivuje informace o adrese a adresní paritě na první sběrnici (30) pro zahájení transakce master-slave přes PCI sběrnici. Můstek (34) obsahuje logiku (60) pro porovnávání informací o adrese a adresní paritě a generování signálu chyby adresní parity, nastane-li chyba adresní parity. Můstek (34) také obsahuje paměťový PCI slave (40), který přijímá signál chyby adresní parity a generuje jako odezvu signál cílového zrušení, požadoval-li již paměťový PCI slave (40) adresu aktivací signálu výběru zařízení. Můstek (34) také obsahuje logiku, která zamezuje signálu cílového zrušení v šíření na první sběrnici (30), kdykoli tato logika přijme jak signál o chybě adresní parity, tak signál výběru zařízení. To umožňuje masteru provést zrušení mastera a zabraňuje PCI slavu (40) na můstku v provádění cílového zrušení, nastane-li chyba adresní parity. cze
Souběžný název	Computer system
Další system.sel.j.	G 06F 013/40 MPT
Osobní jm.-sekund.o	Cronin Daniel Raymond III. Lake Worth (US, FL) p
Osobní jm.-sekund.o	Kalenský Petr Praha 2, Hálkova 212000 z
Osobní jm.-sekund.o	Kulik Amy Austin (US, TX) p
Osobní jm.-sekund.o	Wall William Alan Austin (US, TX) p
Korpor.,akce-sek.o.	INTERNATIONAL BUSINESS MACHINES CORPORATION Armonk (US, TX) m
Zdroj.pův.katalog.	CZ ÚPV 20021113
Zdroj.pův.katalog.	CZ OLA001 20031107
Sigla,sign.vlastn.	OLA001 290956
Počet exemplářů	1
Logická báze	B6
Katalogizátor	20031107 SVK06 1847
Katalogizátor	20060721 SVK06 1403